초미세 공정에서 생기는 누설 전류, 이해하기 쉽게 정리해드릴게요

서론

요즘 반도체 산업이 2nm 이하 초미세 공정으로 이동하면서, 많은 사람들이 ‘누설 전류’라는 단어를 자주 접하게 된다. 하지만 대부분의 설명이 너무 기술적이거나 어려운 표현으로 구성되어 있어서 일반 독자는 물론이고 전공자라도 헷갈리는 경우가 많다. 초미세 공정은 단순히 크기가 작아지는 변화가 아니라, 전자가 움직이는 방식 자체가 완전히 달라지는 영역이다. 이 공간에서는 트랜지스터의 벽이 원자 몇 겹에 불과하기 때문에, 전자가 원래 가지 말아야 할 길로 빠져나가는 일이 자연스럽게 일어난다. 이 글은 2nm 이하에서 왜 누설 전류가 증가하는지, 어떤 구조적·물리적 요인이 원인인지, 그리고 업계가 어떤 대응 전략을 사용하고 있는지 친절하게 정리해드리기 위해 작성되었다.

2nm 이하 GAA 트랜지스터에서 얇아진 게이트 절연막을 통해 전자가 새어 나가는 모습을 보여주는 3D 구조도

 

---

1. 누설 전류가 무엇인지 먼저 이해해볼게요

누설 전류는 원래 전류가 흐르지 않아야 하는 경로로 전기가 새어나가는 현상을 말한다.
초미세 공정에서 이 현상은 훨씬 중요한 의미를 가진다.
왜냐하면 트랜지스터가 예상대로 꺼지지 않으면 전력 소모가 늘어나고, 동작 안정성이 떨어지기 때문이다.

• 전력이 낭비된다.
• 열이 쌓인다.
• 신뢰성이 떨어진다.
• 장기간 사용 시 성능 저하가 발생한다.

이 네 가지는 모두 실제 제품에서 문제를 일으키는 핵심 요소들이다.

---

2. 2nm 이하에서는 왜 누설 전류가 더 커질까요?

1) 절연막이 지나치게 얇아지기 때문이에요

2nm 이하에서는 게이트 절연막 두께가 원자 몇 겹 수준까지 줄어든다.
이 얇은 벽은 전자를 완벽하게 막아내지 못한다.
전자 입장이 되면, 벽이 너무 얇아서 그냥 스며들어갈 수 있는 것이다.

이 현상은 양자 터널링 때문에 일어난다.
전자가 고전적인 방식으로는 통과하지 못할 곳도, 양자역학적 성질로 인해 뚫고 지나갈 수 있다.

2) GAA 구조에서도 전계 분포가 불안정해져요

GAA(게이트-올-어라운드)는 채널을 사방에서 감싸기 때문에 제어력이 좋다.
하지만 2nm 이하에서는 전계가 특정 부분에 몰리는 현상이 생긴다.

• 전계가 고르게 분포하지 않음
• 전하가 한쪽 면에서 과도하게 쌓임
• 일부 영역에서만 누설 전류가 증가

이런 현상은 초미세 구조에서 불가피하게 발생한다.

3) 표면이 완벽하게 평탄하지 않기 때문이에요

트랜지스터 표면은 원자 단위에서도 완벽하게 매끄럽지 않다.
이 작은 거칠기가 전자의 이동에 영향을 준다.

• 전기장이 울퉁불퉁하게 변하고
• 특정 지점이 전자가 빠져나가기 좋은 경로가 되어
• 누설 전류가 증가하게 된다

초미세 공정일수록 이 문제가 더 심각해진다.

---

3. 재료도 큰 역할을 해요

1) High-k 절연막 내부 결함

2nm 이하 공정에서는 High-k 재료가 필수이지만, 이 재료 내부에 미세한 결함이 생긴다.
결함은 전자가 잡히는 자리이자 빠져나가는 통로가 된다.

2) 금속 게이트와 절연막 사이의 계면 문제

금속 게이트와 절연막 사이에는 전기적 결합이 존재한다.
이 계면이 시간이 지나면서 변형되면 전자가 빠져나갈 틈이 생긴다.

---

4. 공정 변동성이 누설 전류를 더 키워요

2nm 시대에는 공정 변동성이 수율의 생명을 결정한다.
절연막 두께가 원자 한두 겹만 더 얇아져도 누설 전류는 몇 배로 상승한다.

공정 중 다음과 같은 변동이 발생한다.

• 식각 깊이가 균일하지 않음
• 증착 과정에서 속도 차이가 발생
• CMP에서 미세한 패턴 손상
• 열처리 중 비대칭 변화

이 변동이 누적되면 트랜지스터 성능 차이가 발생하고, 큰 누설 전류가 생긴다.

---

5. 업계가 해결하려고 하는 방법을 소개할게요

1) 절연막을 다층으로 쌓는 방식

다층 절연막은 결함 확산을 막고, 전자 터널링을 줄여준다.

2) 새로운 채널 구조 개발

업계는 나노와이어, 리본 형태 나노시트, 멀티 스택 등 다양한 형태를 실험하고 있다.

3) 전압을 낮추는 설계 방식 도입

전압을 낮추면 전자가 이동할 힘이 줄어들기 때문에 누설이 감소한다.
그래서 시스템 설계 단계에서 다중 전압 구조를 활용하는 방식이 연구 중이다.

---

6. 2nm 시대 누설 전류 문제는 종합 난제예요

2nm 트랜지스터는 단순히 작아진 부품이 아니다.
이 소자는 다음 요소들이 동시에 작용하는 복합 시스템이다.

• 양자역학적 전하 이동
• 새로운 재료의 한계
• 초미세 공정 변동
• 전계 분포 변화
• 열 증가
• 패키징 구조와의 상호 작용

따라서 누설 전류는 단순한 공정 문제가 아니라, 반도체 전반의 기술이 직면한 총체적 난제라고 할 수 있다.

---

결론

초미세 공정에서 발생하는 게이트 누설 전류는 공정, 재료, 구조, 설계가 모두 얽혀 있는 매우 복잡한 문제다.
2nm 이하 시대에 누설 전류를 어떻게 줄이느냐는 기업의 기술력과 경쟁력을 좌우하는 핵심 요소가 될 것이다.
이 글이 누설 전류의 원리와 문제를 이해하는 데 도움이 되었기를 바란다.

스택된 나노시트 채널과 금속 게이트 사이에서 양자 터널링으로 누설 전류가 발생하는 모습을 표현한 단면도 이미지